PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05327062 A

(43) Date of publication of application: 10.12.93

(51) Int. CI

H01L 49/00 H01L 29/788 H01L 29/792

(21) Application number: 04130920

(22) Date of filing: 22.05.92

(72) Inventor:

SHARP CORP

(71) Applicant:

ITO YASUYUKI HAMADA KAZUYUKI **USHIKUBO MAHO**

(54) FERROELECTRIC STORAGE ELEMENT


(57) Abstract:

PURPOSE: To provide an element which assures stability of movement, remarkable yield improvement, and low cost by preventing diffusion of impurities from ferroelectric thin film to the surface of a semiconductor.

CONSTITUTION: Two regions 2, 3, which have conductive form opposite to that of a substrate 1, are formed with a gap in a position sufficiently close to the surface layer of the substrate composed of bulk. semiconductor materials having conductive form opposite to that of two regions. A dielectric film 4 is formed on the surface of the substrate 1 in such way that the dielectric film bridges over these two regions 2, 3. Then, a first lower-part electrode 5 is formed on the dielectric film 4, and an insulating protection film 6 is formed in such way that the film covers the substrate 1, the conductive form regions 2, 3, the dielectric film 4, and the first lower-part electrode 5. Then a second lower-part electrode 8 electrically contacted with the first lower part electrode 5 is formed on the first lower-part electrode 5 through the insulating protection film 6, a ferroelectric thin film 9 is formed on the second lower-part electrode 8, and an upper-part

electrode 10 is formed on the ferroelectric thin film 9. As a result, a ferroelectric storage element is obtained.

COPYRIGHT: (C)1993, JPO& Japio



(19)日本国特許庁 (JP) (12) **公 開 特**

1. "如何的人" · "编稿" · (4) · (4) · (5) · (4)

· 1945年,1965年,1966年,196

BEST AVAILABLE COPY

(11)特許出願公開番号。[編作表]]

特開平5-327062

.... 参公 11 1 1 (43)公開日 平成 5 年 (1993) 12月10日

THE REPORT OF STATE OF THE PARTY OF

建HO1L 49/00 Z 8728-4M

F.I ・ State ・ ジョンタンを表表の

29/788

29/792

Committee of the State of the S

· 1995年 7 · 1994年 1997年 - 日本監督報史要解養物故籍。

169 TO 27首加 CS 2003 公解實際自由公徽3006全主

/ ・・ : - - - 審査請求。未請求。請求項の数:1:(全) 4: 頁)

(22)出願日 平成4年(1992)5月22日

and the same of the same of

(71)出願人 000005049

。シャープ株式会社 (1.4%を設定的で)の変量が

大阪府大阪市阿倍野区長池町22番22号

(72)発明者中伊藤《康幸公郎》中《韓子音,毕介』 新兴

近点。 大阪府大阪市阿倍野区長池町22番22号 シ

アル 113 mile 大大乙株式会社内 原義 (シャリン) できます

大阪府大阪市阿倍野区長池町22番22号。シ

「東京」 ニャープ株式会社内 デー 第二章 (教育成功を)。

(72)発明者: 牛久保、真帆 - - - - 発展 清本義 - でや空

大阪府大阪市阿倍野区長池町22番22号。シ

一也有支持。如此的特别,概念是一个多种知识证明的

(74)代理人 弁理士 野河 信太郎 (元) (1984年)

[57] 【要約】 こうしょうかい かっぱい かっぱい かんしょ

【目的】 強誘電体薄膜から半導体表面への不純物の拡 散を防ぎ、素子の動作の安定化、素子の歩留りの著しい 原生及び安価な素子を提供すること。

【構成】 一方の導電形のバルク半導体材料からなる基 滅1の表面層に十分に接近させた間隔をおいて形成され 窓前記基板とは反対の導電形の2つの領域2及び3 これら2つの領域をまたぐように前記基板の表面に 成されてなり、前記基板1、導電形領域2及び3次誘電 体膜4及び第1の下部電極5とを被うように絶縁保護膜 原を形成し、前記第1の下部電極5上に絶縁保護膜6を 通心で、前記第1の下部電極5と電気的に接触させた第 2の下部電極8を前記絶縁保護膜6上に形成し、前記第 の下部電極8上に強誘電体薄膜9を形成し、該強誘電 体薄膜9上に上部電極10を形成することによって強誘 · 1000 ·

左方祖元母 32. 元 CHECK DE TONG T 才女家学艺 地面建一小 THE REPORT OF 中學性學 看 人名马德 人名加丁巴尔 D. WEAR TOTAL Si Si Salahan Baran

【特許請求の範囲】参記書報コンプ

【請求項-1】 一方の導電形のパルク半導体材料からな る基板と、該基板の表面層に形成された、2つの独立な 前記基板とは反対の導電形の領域と、これら2つの領域 をまたぐように前記基板の表面に形成された誘電体膜 ど、前該誘電体膜上に形成された第1の下部電極と、前記 導電形領域及び前記誘電体膜及び前記第1の下部電極を 被うように形成された絶縁保護膜と、前記第1の下部電 極上の前記絶縁保護膜に形成された窓を通して前記第1 の下部電極と電気的に接触されて前記絶縁保護膜上に形 成された第2の下部電極と、該第2の下部電極上に形成 された強誘電体薄膜と、該強誘電体薄膜上位形成された。 上部電極とからなることを特徴とする強誘電体記憶素 44、海南海南、沙麓、江西

【発明の詳細な説明】

【0.004】 大海五州党山市市深入强盛人

【産業上の利用分野】本発明は強誘電体記憶業子に関す る。さらに詳しくは強誘電体薄膜の自発分極による静電 誘導を介して2つの導電形領域間の電気抵抗を変化させ

【従来の技術】従来、コンピュータ等に利用される不揮 発性の半導体記憶素子としては、ROM (Read O nly Memory), PROM (Programm able ROM), EPROM (Erasable PROM) . EEPROM (Efectrically EPROM) 等があり、特にEEPROMは電気的に 記憶内容を書き換えることができるので有望視されてい

【0003】このEEPROMにおいては、MIS (M etal-Insulator-Semiconduc tor) 電界効果型トランジスタのゲート絶縁膜中のト ラップ領域、あるいは、フローティングゲートをシリコ ン基板からの電荷注入によって帯電させ、その静電誘導 によって基板の表面電導度を変調する方法が知られてい

【0004】一方、EEPROMとは全ぐ異なった方法 の不揮発性メモリとして、強誘電体の自発分極を利用し た方法も考えられている。強誘電体は、PZT (チタン 酸ジルコン酸鉛)、PbT+O・(チタン酸鉛)、Ba TiO: (チタン酸バリウム) などの酸化物が主であ り、現在、最も有望な不揮発性メモリ用材料としてもP 2 Tが精力的に研究されている。P2 T薄膜の下地電極 としては、耐酸化性や格子の整合性を考慮してPt (白

金) 電極が用いられることが多い。 こ 20

【0005】また、この強誘電体薄膜を利用した方法に は2通りの構造があり電子れぞれ、まヤバシタ構造、M FS (Metal-Ferroelecaric-Se miconductor) - FET (Field-Ef fect-Transister)。構造と呼ばれてい

(A) 壁 公 指。春年最 沒構造は、強誘電体薄膜を電極で挟 造をしており、強誘電体の自発分極の分極反転によ 転電流の有無を検出して情報の読み出しをするもの る。一方、MFS-FET構造は、MIS-FET ート絶縁膜を強誘電体薄膜としたもので、強誘電係 発分極の向き、大きさに成じてその自発分極を補償 ように半導体表面に誘起される電荷によって半導像 の電導度が変調されることを利用して情報の読み出 するものである。

[0006]

【発明が解決しようとする課題】しかしながら、電影 トンネル効果を利用したような索子においては、 ン基板からの電荷注入の際に大きな電界が必要であ り、SiOz 絶縁膜中にトラップが発生して書き機 数が制限されるという問題があった。 また、キャス タ構造ではP t 電極などの上に強誘電体薄膜を形 ため、比較的良好な膜質が得られやすく、現在、製品で に向けて精力的に開発が進められているが、読み出き に蓄積された情報を破壊してしまうので読み出し後 20 う一度情報を書き直さなければならないという欠点が った。MFS-FET構造では読み出し時に情報を しない非破壊読み出しが可能であるが、シリコン半導 上に直接強誘電体薄膜を形成するため、界面準位密度 定まりにくかったり、半導体表面に酸化膜などが形成さ れるなどという問題も起こり、安定な素子作製が困難説 あるという欠点があった。

【0007】このような問題点に対して、上記ME FET構造において下部電極と半導体表面との間に誘電 体薄膜を形成した構造が提案されている-(特開昭を 131646)。この構造によれば、上記下部電極 リコン基板により電気的に絶縁された浮遊が兴速を 働いている。ところがこの構造では、強誘電体薄膜 リコン基板間に電極及び誘電体薄膜があったとも認 れらは非常に薄いので、特にPZTなどの鉛系強緩電器 薄膜ではPBやZェ等の金属原料の純度が悪いだ数 誘電体薄膜から半導体基板へのNa等の不純物に表 染が起こりで半導体の動作を不安定にするという問題 あの大心が正に呼びるようででである。このは

※【課題を解決するための手段及び作用】かくしては 明によれば、一方の導電形のパルク半導体材料が 基板とや該基板の表面層に形成された。2つの独立な 記基板とは反対の導電形の領域と、これら2つの領域 またくように前記基板の表面に形成された誘電体膜 該誘電体膜上に形成された第1の下部電極と影前記導電 形領域及び前記誘電体膜及び前記第型の下部電極器 ように形成された絶縁保護膜と、前記第1の不部間極 の前記絶縁保護膜に形成された窓を通して前記第二の 部電極と電気的に接触されて前記絶縁保護膜上に形成 れた第2の下部電極と、該第2の下部電極上に形成され た強誘電体薄膜と、該強誘電体薄膜上に形成された上部 電極とからなることを特徴とする強誘電体記憶素子が提供される。 はされる。 はされる。 はなれる。 はないがあるとしては、半導体材料であれば特に限定されるものではないがシリコン基板等が では、基板とは反対の導電形の2つの領域(例えば、スーペーンでは、2及びドレイン領域3)を形成するための注入等が に、基板とは反対の導電形の2つの領域(例えば、カーイオンとして、p型の導電層とする場合例えば、カーイオが 挙げられ、n型の導電層とする場合はP、A·s、等を40 を80KeV、1×10¹³~1×10¹⁵ ions/cm²程度の 没度でイオン注入したのち、例えば非酸化性雰囲気中6 00~1300℃で5分~1時間程度アニール処理する ことによって形成することができる。

【0011】次に、誘電体膜4上に第1の下部電極5を 形成する。この第1の下部電極5に使用される材料としては、例えばA1、Pt等、通常電極として用いられる 金属を用いることができ、これらの金属は公知の方法、 例えば、金属ターゲットを用いるスパッタリング法、C VD法あるいは蒸着法等によって形成することができ、 それらの膜厚は0.1~10μm程度が好ましい。

【0012】更に、上記誘電体膜4及び第1の下部電極5上には絶縁保護膜6が形成されており、この材料としてはSiO2、Si3N4等を用いることができる。好ましくはSiO2 膜である。この絶縁保護膜6の膜厚は、強誘電体薄膜9からの不純物による汚染を防止可能な膜厚であり0.3~20μm程度の膜厚が好ましい。次にこの絶縁保護膜6には公知の方法、例えばHFを用いるウエットエッチング法によってソース領域2、ドレイン領域3及び第1の下部電極5上に窓が形成され、更な電気的に接触させるために配線層(1.3、11及びかが形成される。

【0.013】第1の下部電極5に接続された配線層で上端に第2の下部電極8を形成し、この第2の下部電極8上上部電極10を形成し、次に強誘電体薄膜9上に上部電極10を形成する。この第2の下部電極8及び上部電極10に使用される材料及び形成方法は第1の下部電極5と同様であり、その膜厚はそれぞれ0.1~10μm及び0.1~10μm程度が好ましい。

【0014】また、第2の下部電極8と上部電極10の 間に形成される強誘電体膜9としてはチタン酸ジルコン 酸鉛(PZT)、PLZT等が挙げられ、この強誘電体 50

膜9は公知の方法、例えばPZTを用いる場合、MOG VD法によってPb (C:Hi) (Zr (DPM) A及び T 1: (1 〒 G: Hr)、 (等を用むて膜厚 0: 1 ~ 1 0: #m で形成することが好ましいませんできょうできょうです。 【0015】ソース領域2及びドレイン領域3の配線上 と基板の裏面には今それぞれ木一ミック電極 (1)4%1 2及び18)が形成される。オーミック電極 秋野生に難じ 2及び18)及び上部電極10には電圧印加手段として リード線 (16、17:19及び19) が接続されてい る。更にリード線1.7~16及び1.5にはそれぞれ電圧 Vol. Vs 及びVo が印加されるようになっている。。jo 【0016】この素子における動作は以下のようであ る。すなわち。V゚ に駆動電圧として写 V゚゚ のパルスを 印加すると、PZT薄膜9は下向きに分極してこの静電 誘導のためにシリコン酸化膜4も誘電分極し、このため ソース2とドレイン3の間のシリコン基板1の表面に水 ールを誘起する。この誘起されたホール信よってソース 2とドレイン3の間にチェネルが形成され、Y。 にっ Y ccを印加するとドレイン電流Inが流れ、素子は"O N" 状態となる。 - 展別家の理解は記り図 (1000 C)-

【0017】次に、Vi に主Vicoのパルスを印加すると、PZT薄膜9は上向きに分極してこの静電誘導のために誘電体膜4も誘電分極し、このためソース2とドレイン3の間のシリコン基板1の表面にチャネルは形成されないので、Vic に、Vicを印加しでもドレイン電流上は流れず、素子は"OFF"状態となる。この誘電体膜4も誘電分極はPZT薄膜9の分極が保持される限り保たれるので非破壊で読み出しの可能な不揮発性メモリとして動作させることができるのである。また。この素子構造によれば、1素子で1ビットが記憶できるので高集積化が可能である。

[0018]:

【実施例】本発明の強誘電体記憶素子を次のようにして作製した。裏面にA1電極14をスパッタ法によって形成した n型のシリコン基板1の表面に、150KeV、1×10¹⁶ i o n s / c m² でAsを注入し1000℃でアニール処理することによって p 型のソース領域2とドレイン領域3を間隔5.0 μm、幅10μmの大きさで形成した。

【0019】次に上記ソース領域3とドレイン領域3の間のシリコン基板1の表面上に、誘電体膜として膜厚100nmのシリコン酸化膜4を1000での熱酸化法によって形成し、このシリコン酸化膜4上に膜厚100nmのA1電極5をスパッタ法により形成し、更に上記基板の上に絶縁保護膜として膜厚1μmでシリコン酸化膜6を300℃400℃のCVD法によって形成した。このとき使用する原料ガスとしてはSiHィを使用した。

【0020】このシリコン酸化膜6を、反応性イオンエッチングによってA1電極5、ソース領域2及びドレイン領域3上に窓を形成する。更にこの窓には導通させる

BEST AVAILABLE COPY

ためば、配線層であるA 1 線7、11及び13を蒸着法で形成した。次にA 1線7上にスパッタ法により膜厚10×0 mmでP t 電極8を形成し、近のP t 電極8上にPb (C 1 H 6) 4、 Z r (D P M) 1及びT 1 (下)で x 上岸) (を用いてMOCV D 法によってP Z T (P b (Z r o) 6 x 中北 47) O が、チタン酸ジルゴン酸鉛) 薄膜 9 を膜厚 3 0 0 nmで形成した。

【002.1 下次に、スパッタ法によって上部電極として、A1電極を膜厚 0.5 μmで形成した。最も上のA1電極 10にはリード線15が引き出され、電圧 V。を印加できるようになっている。A1線11及び13上にはそれぞれオーミック電極であるA1電極12及び14をスパッタ法によっで形成し、これらのA1電極12及び14をスパッタ法によっで形成し、これらのA1電極12及び14からもリード線17及び16が引き出され、それぞれに電圧 V 及び V を印加できるようになっている。なお、18は基板に対するオーミック電極であり、19はこのオーミック電極から引き出されたリード線である。このようにして図1の形状を得ることができる。

【0022】図2は本発明の実施例としての強誘電体記 20 億素子を"ON"状態にしたときと"OFF"状態にしたときのドレイン電圧V。とドレイン電流1。との関係を示した特性曲線である。このように"ON"状態では、電界効果型トラシシスタ特有のドレイン電流が流れ、"OFF"状態ではドレイン電流は流れない。この特性は非常に安定しており、素子としての安定な動作を示している。

【0023】なお、上記の実施例において、n型のシリーコン基板1の代わりにp型のシリコン基板を用いることが可能であり、その場合、p・領域のソース2とドレイン3はn・領域となる。

2000年2月2日,今日李龙原本是在第二【図注】

图片工事者 机二烷

【の024】「油土」が高井道など、「高東本道を設定」 【発明の効果】本発明による強誘電体記憶素子による ば、強誘電体薄膜から半導体表面への不純物の拡散を くことが出来るので素子の動作が安定となり、素子の 留りを著じぐ向上させて安定な素子を提供可能となる。 【図面の簡単な説明】マンコートの場合には 【図面の簡単な説明】マンコートの場合には 【図1】本発明の強誘電体記憶素子の概略断面図である。

【図2】本発明の強誘電体記憶素子のドレイン電圧 Will とドレイン電流 Initia 関係を示すグラフである。

2 p・以一ス領域(導電形の領域)

3 p+ ドレイン領域(導電形の領域) (4) 1 (2)

4 シリコン酸化膜(誘電体膜)。

5 A 1 電極 (第1の下部電極) 1 1 3 4 () 1 0 0 3

6 シリコン酸化膜(絶縁保護膜)湯 一一 発症 …

7 A 1線 (201) (4 (3) (1 2 4)

8 Pt電極(第2の下部電極)

10 A1電極(上部電極)

11 Al線

12 A1電極 (オーミック電極)

13 Al線

14 A1電極 (オーミック電極)

15 リード線


16゜リード線


170リード線 25 - 1 - 7 ないりょう

18 基板のオーミック電極

19 リード線

等高英语,分类连续通讯证 [2 【图 2】。





ACSO CONTRACTOR OF THE PARTY OF

等。1. 自動學學所以主義。1. 作品等有 1. 化數 1. 作品:1. 作品,在於本族的數字可可能與如

-380-